به نام خدا

گزارش‌کار آزمایش دوم

علی نوروزبیگی – فرهاد امان

هدف از انجام این آزمایش توصیف چهار مدار مجزای Decoder2x4, Encoder4x2, MUX4x1, Comparator4bit می باشد. تمام توصیف های صورت گرفته به صورت Structural بوده و با استفاده از زبان VHDL صورت گرفته اند.

در ابتدای کار نیاز داریم تعدادی از گیت های پایه را توصیف نماییم تا از آن ها به عنوان component در مدار های بزرگترمان استفاده کنیم این گیت های پایه شامل and\_gate2, and\_gate3, and\_gate4, and\_gate5 که گیت های and با تعداد ورودی های 2 تا 5 می باشند.

کد توصیف مربوط به and\_gate2 به عنوان نمونه در زیر آمده است.

library IEEE;

use IEEE.STD\_LOGIC\_1164.ALL;

entity and\_gate\_2 is

port(a : in std\_logic;

b : in std\_logic;

c : out std\_logic

);

end and\_gate\_2;

architecture Structural of and\_gate\_2 is


begin

c <= a and b;

end Structural;

در ادامه نیاز به توصیف گیت های xor\_gate, nor\_gate, not\_gate, or\_gate و همچنین گیت buffer با تعداد ورودی های متفاوت داریم. توصیف های مربوطه به طور کلی مانند توصیف گیت and می باشند. کد های مربوطه در فایل پیوست پروژه موجود است.

Decoder2x4



این مدار یک مدار کدگشای 2 بیت به 4 بیت می باشد و به این صورت عمل می کند که یک عدد 2 بیتی را در ورودی دریافت کرده و با توجه شماره آن عدد یکی از 2^n خروجی روشن خواهد شد.

همانطور که می بینید مدار دیکودر در شکل بالا مشخص شده است در این مدار نیاز به استفاده از 4 گیت and\_gate2 و استفاده از 2 گیت not\_gate داریم. این دو گیت را قبلا پیاده سازی کردیم در اینجا تنها نیاز است که در بخش architecture آن ها را به صورت کامپوننت تعریف کنیم.

component not\_gate is

port( a : in std\_logic;

anot : out std\_logic

);

end component not\_gate;

component and\_gate\_2 is

port(a : in std\_logic;

b : in std\_logic;

c : out std\_logic

);

end component and\_gate\_2;

بعد از تعریف کردن کامپوننت ها می توانیم داخل بخش begin, end از آن ها به تعداد دلخواه نمونه سازی کرده و استفاده کنیم.

signal anot: std\_logic\_vector(1 downto 0);

begin

not\_gate0 : not\_gate port map (a => a(0), anot => anot(0));

not\_gate1 : not\_gate port map (a => a(1), anot => anot(1));

and\_gate\_20 : and\_gate\_2 port map(a => anot(0), b => anot(1), c => b(0));


and\_gate\_21 : and\_gate\_2 port map(a => a(0), b => anot(1), c => b(1));

and\_gate\_22 : and\_gate\_2 port map(a => anot(0), b => a(1), c => b(2));

and\_gate\_23 : and\_gate\_2 port map(a => a(0), b => a(1), c => b(3));

end Structural;

Encoder4x2



در شکل بالا مدار یک انکودر 4 بیت به 2 بیت مشاهده می شود این مدار درست عکس مدار دیکودر عمل کرده و از بین 2^n ورودی آن باید تنها یک ورودی روشن باشد سپس عددی n بیتی به عنوان شماره ورودی که روشن است در خروجی مشاهده خواهد شد.

توجه کنید که در یک انکودر عادی باید همیشه مطمئن باشیم که تنها یکی از ورودی ها روشن باشد در غیر این صورت انکودر عملکرد درستی را از خود نشان نخواهد داد. همانطور که می بینید در مدار یک انکودر تنها از دو عدد or\_gate استفاده شده همچنین کم ارزش ترین بیت ورودی هیچ تاثیری بر خروجی انکودر ندارد.

مانند قبل باید گیت or خود را به صورت کامپوننت تعریف کنیم و سپس از آن به تعداد لازم نمونه سازی انجام دهیم.

architecture Structural of encoder\_4bit is

component or\_gate is

port(a : in std\_logic

b : in std\_logic;

c : out std\_logic

);

end component or\_gate;


begin

or\_gate0 : or\_gate port map (a => a(1), b => a(3), c => b(0));

or\_gate1 : or\_gate port map (a => a(2), b => a(3), c => b(1));

end Structural;

MUX4x1



در شکل بالا مدار یک مالتیپلکسر 4 بیت به 1 بیت را مشاهده می کنید. مالتیپلکسر ها در واقع مدار های انتخاب گر هستند به این صورت که 2^n ورودی اصلی و n ورودی سلکت دارند. ورودی های سلکت مشخص می کنند که کدام یک از ورودی های اصلی بر حسب شماره باید به خروجی متصل شوند.

همانطور که می بینید در این مدار از 2 عدد not\_gate ،4 عدد and\_gate3 و 1 عدد or\_gate4 استفاده شده است. مانند قبل ابتدا باید گیت های خود را به صورت کامپوننت تعریف کرده و سپس از آن ها نمونه سازی کنیم.

architecture Structural of mux\_4bit is

component not\_gate is

port( a : in std\_logic;

anot : out std\_logic

);

end component not\_gate;

component or\_gate\_4 is

port( a0 : in std\_logic;

a1 : in std\_logic;

a2 : in std\_logic;

a3 : in std\_logic;

b : out std\_logic

);

end component or\_gate\_4;

component and\_gate\_3 is

port(a0 : in std\_logic;

a1 : in std\_logic;

a2 : in std\_logic;

b : out std\_logic

);

end component and\_gate\_3;

signal s0, s1, s2, s3 : std\_logic;

signal selnot : std\_logic\_vector(1 downto 0);

begin

not\_gate0 : not\_gate port map (a => sel(0), anot => selnot(0));

not\_gate1 : not\_gate port map (a => sel(1), anot => selnot(1));

and\_gate\_30 : and\_gate\_3 port map (a0 => selnot(0), a1 => selnot(1), a2 => data(0), b => s0);

and\_gate\_31 : and\_gate\_3 port map (a0 => sel(0), a1 => selnot(1), a2 => data(1), b => s1);

and\_gate\_32 : and\_gate\_3 port map (a0 => selnot(0), a1 => sel(1), a2 => data(2), b => s2);


and\_gate\_33 : and\_gate\_3 port map (a0 => sel(0), a1 => sel(1), a2 => data(3), b => s3);

or\_gate\_40 : or\_gate\_4 port map (a0 => s0, a1 => s1, a2 => s2, a3 => s3, b => output);

end Structural;

سیگنال ها در واقع سیم های داخلی یک مدار هستند و هنگامی که یک مقدار نه مربوط به خروجی و نه مربوط به ورودی باشد از سیگنال برای نگهداری آن استفاده می کنیم. در این مدار از سیگنال های s0 تا s3 برای نگهداری نتیجه and های سه ورودی استفاده می کنیم.

4bit Comparator



در شکل بالا مدار مربوط به یک مقایسه کننده 4 بیتی را مشاهده می کنید که دو عدد 4 بیتی در ورودی گرفته و و برحسب مقایسه انجام شده روی آن ها یکی از سه خروجی بزرگتر، مساوی یا کوچکتر را روشن می کند. دقت کنید که تنها پیاده سازی بزرگتر و مساوی کافی است و اگر هیچکدام از آن ها روشن نشد با استفاده از یک گیت nor خروجی مربوط به کوچکتر فعال می شود.

همانطور که می بینید در مدار بالا تعداد نسبتا زیادی گیت استفاده شده از جمله xor\_gate, or\_gate, and\_gate, not\_gate, nor\_gate با تعداد ورودی های متفاوت پس طبق معمول ابتدا باید در بخش architecture گیت هایی که به آن ها نیاز داریم را به صورت کامپوننت تعریف کنیم و سپس بعد از begin از آن کامپوننت ها نمونه سازی کرده و مدار خود را توصیف کنیم. دقت کنید که تمام توصیف هایی که در این آزمایش انجام شدند به صورت Structural بودند.

architecture Structural of comparator\_4bit is

component xor\_gate is

port( a : in std\_logic;

b : in std\_logic;

c : out std\_logic

);

end component xor\_gate;

component and\_gate\_4 is

port( a0 : in std\_logic;

a1 : in std\_logic;

a2 : in std\_logic;

a3 : in std\_logic;

b : out std\_logic

);

end component and\_gate\_4;

component not\_gate is

port( a : in std\_logic;

anot : out std\_logic);

end component not\_gate;

component and\_gate\_2 is

port(a : in std\_logic;

b : in std\_logic;

c : out std\_logic

);

end component and\_gate\_2;

component and\_gate\_3 is

port(a0 : in std\_logic;

a1 : in std\_logic;

a2 : in std\_logic;

b : out std\_logic

);

end component and\_gate\_3;

component and\_gate\_5 is

port( a0, a1, a2, a3, a4 : in std\_logic;

b : out std\_logic

);

end component and\_gate\_5;

component or\_gate\_4 is

port( a0 : in std\_logic;

a1 : in std\_logic;

a2 : in std\_logic;

a3 : in std\_logic;

b : out std\_logic

);

end component or\_gate\_4;

component nor\_gate is

port(a, b : in std\_logic;

c : out std\_logic);

end component nor\_gate;

component buff is

port(a : in std\_logic;

b : out std\_logic);

end component buff;

signal c0, c1, c2, c3 : std\_logic;

signal g0, g1, g2, g3 : std\_logic;

signal greater, equal : std\_logic;

signal bnot : std\_logic\_vector(3 downto 0);

begin

xor\_gate0 : xor\_gate port map (a => a(0), b => b(0), c => c0);

xor\_gate1 : xor\_gate port map (a => a(1), b => b(1), c => c1);

xor\_gate2 : xor\_gate port map (a => a(2), b => b(2), c => c2);

xor\_gate3 : xor\_gate port map (a => a(3), b => b(3), c => c3);

and\_gate\_40 : and\_gate\_4 port map (a0 => c0, a1 => c1, a2 => c2, a3 => c3, b => equal);

buff0 : buff port map (a => equal, b => eq);

not\_gate0 : not\_gate port map (a => b(0), anot => bnot(0));

not\_gate1 : not\_gate port map (a => b(1), anot => bnot(1));

not\_gate2 : not\_gate port map (a => b(2), anot => bnot(2));

not\_gate3 : not\_gate port map (a => b(3), anot => bnot(3));

and\_gate\_20 : and\_gate\_2 port map (a => a(3), b => bnot(3), c => g3);

and\_gate\_30 : and\_gate\_3 port map (a0 => a(2), a1 => bnot(2), a2 => c3, b => g2);

and\_gate\_41 : and\_gate\_4 port map (a0 => a(1), a1 => bnot(1), a2 => c3, a3 => c2, b => g1);

and\_gate\_50 : and\_gate\_5 port map (a0 => a(0), a1 => bnot(0), a2 => c3, a3 => c2, a4 => c1, b => g0);

or\_gate\_40 : or\_gate\_4 port map (a0 => g0, a1 => g1, a2 => g2, a3 => g3, b => greater);

buff1 : buff port map (a => greater, b => gr);

nor\_gate0 : nor\_gate port map (a => greater, b => equal, c => lt);

end Structural;

فایل پروژه همراه گزارش آپلود شده است.